在開始 PCB 設計時，通常將過程視為簡單的“連線點”：只要建立了連線，如何建立這些連線並不是特別重要。
不幸的是，這與事實相去甚遠。作為 PCB 設計工程師，尤其是隨著電子裝置的速度不斷提高和排放標準越來越嚴格，我們需要關注 PCB 和我們的互連最複雜的細節。如果我們不小心，我們可能會面臨訊號完整性和電磁相容性差的風險。
在過去幾年中審查了許多其他 PCB 設計工程師的 PCB，並回顧了我的一些第一個 PC 板設計，其中很多都是常見的，不幸的是錯誤的發生。
本文旨在說明前五個初學者 PCB 設計錯誤以及我們可以採取哪些措施來避免這些錯誤。讓我們開始吧！
走線間距
製造商將有他們可以製造的最小間隙。所需間隙越小，電路板通常成本越高。
一個常見的初學者錯誤是假設簡單地堅持最小允許或可製造的間隙是要走的路。如上所示，所有訊號型別的走線都打包在一起，僅受設計規則的限制，即製造商允許的最小走線間距。
不幸的是，這不僅更難製造，而且容易導致 PCB 良率降低，而且這種佈線方式顯著增加了走線間的耦合，從而導致串擾和噪聲增加。
特別是，除非無法避免，否則不能使用長長的間隔緊密、平行執行的走線。
因此，我們的第一個簡單技巧是在走線之間留出足夠的間距。根據經驗，這至少是訊號層與相鄰參考層之間間距的三倍。例如，對於 0。11mm 的電介質厚度，我們希望有最小 0。33mm 的走線間距 - 但最好更大。
走線寬度
另一個常見的初學者 PCB 設計錯誤是對任何型別的走線使用相同的走線寬度。可以是帶電走線、高阻抗節點、高速訊號等等。
在整個設計中使用相同的走線寬度可能很方便，但它肯定不是最優的。
跡線及其寬度應根據各種因素確定大小。例如，承載較大電流的走線應該更寬，高阻抗和敏感訊號走線需要更細，而射頻訊號的走線通常需要控制阻抗。
很多人會感到驚訝，例如，一條 0。2 毫米寬的走線可以處理高達約 1 安培的電流，而溫升僅為 20 攝氏度！
過孔環鑽比
與走線的情況一樣，通孔的尺寸也需要適當。對於過孔，我們有兩個主要引數需要確定。總通孔直徑和鑽孔直徑。從通孔直徑中減去鑽頭，然後將結果減半，得到環形環。
製造商對鑽頭直徑和環形圈的能力最低。初學者 PCB 設計人員通常會使鑽頭直徑太大或太小，或者環形圈太小而無法可靠地製造（如果有的話！）。
我對“標準”通孔的建議是 0。7 毫米直徑和 0。3 毫米鑽頭。這樣的通孔可以輕鬆攜帶大約一到兩安培的電流。
去耦
對於新手 PCB 設計工程師來說，適當的去耦是一個經常被忽視的方面。然而不幸的是，解耦對於行為良好且功能正常的系統至關重要。
低阻抗連線的良好去耦可確保在短時間內向需要大量能量的 IC 正確供電。隨著 IC 上升和下降時間的減少，以及電流需求的增加，這成為一個更關鍵的問題。
我們可以透過將去耦電容放置在相關 IC 引腳附近、使用短而寬的走線以及將電源過孔彼此靠近放置來實現良好的去耦。
參考平面
最後一個技巧是在您的設計中使用可靠的參考（最常見的是“GND”或“0V”平面）。
大量的設計工程師只關心訊號的前向路徑。然而，訊號和電力在閉環中傳播，需要返回源頭。
事實證明，當在 PCB 上佈置 AC（頻率大於幾 kHz）走線時，返回電流會瞬間在下面的平面中。這是由於包含訊號實際能量並在走線和平面之間產生的電磁場。
因此，我們需要確保對於交流訊號，我們在正下方有一個參考平面。這可以是 0V，或者在某些情況下，是合適的參考電源平面。我們還需要確保我們不會在這個參考平面上建立任何大的空隙或裂痕，如果這樣做 - 我們不會在訊號層上用跡線穿過這些裂痕。這樣做會產生嚴重的 EMI 問題。
