本文來自格隆匯專欄：半導體行業觀察
晶片製造離不開光刻機，且製程越先進，其重要性越凸出，佔晶片製造總成本比例也越高，總體來看，光刻機的成本佔總裝置成本的30%。
當製程發展到7nm後，必須要用到EUV（極紫外線）光刻機，這種光刻機只有ASML能夠生產，且產能有限，廠商們要買到，並不容易，且ASML要優先供應臺積電、三星、英特爾這三家股東。
難以逾越的EUV
EUV是一種曝光裝置，它可以根據發出的光的種類減少工序數量並節省時間和金錢。現有的半導體材料氟化氬具有193nm的光波長。波長越短，可以雕刻出更精細的電路。使用氟化氬，以某種方式可以實現7nm的製程工藝。但在這之下就很難了。由於臺積電、三星等主要代工企業已達到5nm及以下的工藝，氟化氬曝光裝置面臨限制。
EUV裝置克服了這一限制。EUV的波長為13。5nm，可以實現5nm以下的工藝。因此，全球生產先進製程（10nm以下）的晶片代工企業都在努力引進 EUV 裝置，這使得EUV供給非常緊張。如果有需求，可以透過增加供應來平衡。然而，EUV裝置開發難度很大，一年只能生產十幾臺，ASML今年要生產的EUV裝置數量約為40臺。這40臺被臺積電、三星電子和英特爾瓜分。2019年，EUV佔ASML銷售額的31%，但到2020年，就佔到了43%，成為最“賺錢”的產品線。
一臺EUV裝置的高度可以達到4到5米，重量接近180噸。這樣的高科技裝置，其中的零部件數量也是巨大的，大約有10萬個。EUV裝置曝光是在真空室中完成的。還需要以0。005℃為單位精細控制溫度的技術。由於光學系統對汙染物非常敏感，因此還必須實時進行內部監控。由於這些特點，生產EUV裝置並不容易。
EUV 裝置的效能取決於鏡頭和反射鏡的解析度。解析度通常與鏡頭像差 （NA） 成正比。出於這個原因，努力增加 NA 是絕對必要的。當NA值高時，解析度提高，光線變得更清晰，可以實現更精細的半導體電路。正是出於這個原因，ASML 收購了全球光學公司蔡司的股份。
目前，EUV裝置NA值為0。33。ASML 計劃透過研發將下一代 EUV 裝置的 NA 提高到 0。55。這稱為高NA。高 NA 可最大限度地減少光失真並允許更精細的電路實現。ASML 計劃在 2023 年推出基於高數值孔徑的 EUV 裝置原型。下一代EUV裝置的開發有望進一步鞏固其在微納製程半導體曝光裝置市場的壟斷地位。
隨著半導體制造商將基礎設施轉向EUV裝置，需求猛增，但供應卻跟不上。即使有生產目標，不能按時交貨也是很常見的。即便是現在，如果要採購ASML EUV裝置，也要等上一年多。
通常，一臺EUV 裝置的價格在1億至2億美元之間。雖然非常貴，但半導體廠商即使付出更多，也想盡快拿到EUV裝置。
NIL比拼EUV
由於EUV裝置太過昂貴，且生產難度很高，近些年，業界一直在尋找其它辦法，不用EUV光刻機，能不能生產7nm及以下的晶片？事實上，也有廠商是這麼想並打算這麼幹的，因為透過DUV光刻機進行多重曝光，理論上也能達到7nm。但這種辦法非常複雜，對技術要求非常高，同時良率低，晶圓的損耗比較大，所以如果能夠買到EUV光刻機，就不可能用這種辦法，這種辦法生產出來的晶片，完全沒有市場競爭力。
奈米壓印光刻 （NIL）、定向自組裝 （DSA） 和等離子鐳射等技術被認為是EUV的替代品。NIL 是一種將奈米圖案印章轉移到晶圓上的方法，就像它被塗漆一樣。它被提出作為一種繪製 32nm 以下電路的方法。它比 EUV 更經濟，因為它不使用鏡頭。佳能等廠商在 EUV 研發如火如荼的時候就開始開發 NIL。
DSA是一種透過將具有不同特性的聚合物合成為單個分子，將其塗覆在晶圓上並加熱來獲得精細圖案的技術。由於不使用掩模，可以減少工藝數量，從而可以降低成本。然而，就所使用的技術而言，它不如 NIL。此外，無掩模等離子鐳射奈米技術被認為是一種替代方案，因為它具有自由改變電路圖案的能力。然而，它仍達不到 EUV的效果。
總體來看，NIL是一個不錯的發展方向。
NIL技術比光刻的起步晚，最早追述到上個世紀末，由華裔科學家周鬱（Stephen Chou）教授在1995年首次提出奈米壓印概念。該技術將微電子加工工藝融合於印刷技術中，解決了光學曝光技術中光衍射現象造成的解析度極限問題，因此理論上具備比光刻更高的解析度，可生產出電路線寬更窄的器件。除此之外，高效率、低成本、適合工業化生產等優勢，也使得NIL一直受到業界的重視，被稱為是微納加工領域中第三代最有前景的光刻技術之一。
NIL 基於機械複製，不受光學衍射的限制。它可以潛在地實現低於 5nm 的解析度，並且以非常低的成本實現非常好的關鍵缺陷 （CD） 控制。由於其優異的效能，NIL 可以滿足廣泛的半導體應用。它可以大幅度降低光刻成本，可與EUV一戰。
圖：EUV與NIL的對比（來源：DIGITIMES）
據Yole統計，NIL裝置複合年增長率將超過 20%，到 2024 年生產的年收入將達到約 1。45 億美元。目前，NIL主要用於增強現實、3D感測和資料通訊/電信中需要嚴格和複雜模式的光學光子元件。同時，NIL工藝也引起了儲存器廠商的興趣，特別是20nm以下先進製程，目前的光刻方案成本太高。因此，對於下一代 3D NAND 儲存器，NIL是非常有競爭力的成本效益選擇。
NIL 供應商在每個特徵尺寸範圍內都有一個明顯的領導者。在奈米範圍內，EVG 占主導地位，尤其是在衍射光學元件 （DOE） 中。SUSS MicroTec 在微尺度範圍內佔據了強大的市場份額。
下面看一下NIL的技術細節。
一般情況下，NIL使用電子束刻蝕等手段，在襯底上加工出所需要的結構作為模板。由於電子的衍射極限遠小於光子，因此可以達到遠高於光刻的解析度。
NIL製造裝置利用圖案化技術，涉及現場/逐場/單次沉積和透過噴射技術沉積到基板上的低粘度抗蝕劑的曝光。帶圖案的掩模下降到流體中，然後透過毛細作用迅速流入掩模中的浮雕圖案。在此填充步驟之後，抗蝕劑在紫外線輻射下交聯，然後去除掩模，在基板上留下圖案化抗蝕劑。
與EUV光刻裝置產生的圖案相比，NIL以更高的解析度和更高的均勻性忠實地再現圖案。此外，由於這項技術不需要先進光刻裝置所需的一系列寬直徑鏡頭和昂貴的光源，NIL 裝置實現了更簡單、更緊湊的設計，允許將多個單元聚集在一起，以提高生產力。
研究已經證明 NIL 解析度優於 10nm，使該技術適用於使用單個掩模列印幾代關鍵記憶體級別。此外，僅在必要時才使用抗蝕劑，從而消除材料浪費。鑑於壓印系統中沒有複雜的光學器件，當與簡單的單級處理和零浪費相結合時，工具成本的降低使其成本模型非常適用於半導體儲存器應用。
DRAM 和相變儲存器等高階儲存器具有挑戰性，因為這些裝置的路線圖要求持續縮放，達到14nm，甚至更先進製程。縮放也會影響覆蓋預算。例如，對於 DRAM，某些關鍵層上的疊加比 NAND 快閃記憶體緊密得多，誤差預算為最小半間距的 15-20%。對於 14nm，這意味著 2。1nm - 2。8nm。DRAM 器件設計也具有挑戰性，並且佈局並不總是有利於間距劃分方法，例如自對準雙圖案化 （SADP） 和自對準四重圖案化 （SAQP）。這使得直接印刷工藝NIL成為一種很有競爭力的解決方案。
NIL的進展
日本儲存器大廠鎧俠（Kioxia）與佳能，以及光罩/半導體廠商大日本印刷株式會社（DNP），經過了4年的研發，於近期研發出了NIL的量產技術。
目前，鎧俠已將其應用到了15nm的NAND快閃記憶體製造上，並表示到2025年應該可以應用到5nm的晶片製造上。
鎧俠表示，NIL 技術與EUV光刻技術相比，可以大幅度的減少能耗，轉化效率高，耗電量可壓低至EUV 技術的10%，同時，NIL裝置也很便宜，投資可降低至EUV光刻機的40%。
有專業人士指出，NIL技術也許能夠推進晶片製程至5nm，但可能更適應於NAND這種3D堆疊的快閃記憶體晶片，不一定適用於所有晶片。
合作廠商之一的佳能，則表示要努力將NIL 量產技術廣泛應用於製造DRAM 及PC 用的CPU 等邏輯晶片的裝置上。
瓜分6666元現金紅包！領取8%+理財券，每日限額3000份！
