Cadence Allegro現在幾乎已經成為高速板設計的實際工業標準，最新版本是Allegro 16。5。結合前端產品Capture，可以進行高速、高密度、多層複合PCB設計佈線。
01
問：高頻訊號佈線應注意哪些問題？
答：訊號線的阻抗匹配對於其他訊號線的空間和分離數字高頻訊號，差分線效果更好。
02
問：做木板的時候，如果線很密的話，可能會有很多洞。當然，會影響電路板的電氣效能。如何提高主機板的電氣效能？
答：對於低頻訊號，孔不重要，高頻訊號將孔最小化。如果線條多，可以考慮多層板。
03
問：主機板上新增的解耦電容越多越好嗎？
答：解耦電容器必須在適當的位置新增適當的值。例如，必須新增到模擬裝置的電源埠，必須用不同的容量值過濾不同頻率的雜散訊號。
04
問：好板子它的標準是什麼？
答：合理佈局，電源線電源冗餘，高頻阻抗，低頻線路簡潔。
05
問：通孔和盲孔對訊號差異的影響有多大？應用的原則是什麼？
答：使用盲孔或沉頭孔是提高多層板密度、減少層數和板尺寸的有效方法，大大減少電鍍孔的數量。
但是，相比之下，通孔在工藝中實施良好，成本低，因此在一般設計中使用通孔。
06
問：當涉及模擬數字混合系統時，建議對電層進行分割，地面對銅進行整體熱療，電層全部進行分割，在電源端以不同的方式連線，但這樣會遠離訊號的迴流路徑。具體應用時應該如何選擇合適的方法？
答：如果有高頻20MHz訊號線，並且長度和數量都很大，模擬高頻訊號至少需要兩層。訊號線一樓，大面積一樓，訊號線一樓要鑽足夠的洞。其目的是：
對於模擬訊號，提供完整的傳輸介質和阻抗匹配。
地面將模擬訊號與其他數字訊號隔離開來。
電路足夠小。因為你打了很多洞，地面又是一個大平面。
07
問：在電路板上，訊號輸入外掛位於PCB的最左邊緣，MCU位於右側。佈局時，是將電源晶片放置在源附近的聯結器上（電源IC輸出5V經過相對較長的路徑到達MCU），還是將電源IC放置在中間右側（電源IC的輸出5V線接觸MCU時短，但輸入電源段），還是有更好的佈局？a：首先訊號輸入外掛是模擬裝置嗎？如果是模擬裝置，建議電源佈局不要影響模擬部分的訊號完整性。因此，有幾點需要考慮。
首先，調節器電源晶片是不是比較乾淨，波動小的電源？電源的模擬部分，對電源的要求比較高。
模擬部分和MCU是否是電源，建議在高精度電路設計中，將模擬部分和數字部分的電源分開。
對數字部分的供電應儘量減少對類比電路部分的影響。
08
問：在高速訊號鏈的應用中，有多個ASIC的模擬和數字區域。股權還是分離地？現有的準則是什麼？哪個效果更好？
a：到目前為止還沒有得出結論。一般可以參考晶片說明書。ADI的所有混合晶片手冊都有根據晶片設計推薦接地的方案，也有建議通知、隔離的方案。
09
問：什麼時候應該考慮線的等長？如果要考慮使用出場線，兩條訊號線之間的長度差異不能有多大？怎麼算？
答：差分計算思路：傳送正弦訊號時，長度差異等於傳輸波長的一半，相位差為180度，則兩個訊號完全抵消。
所以這時候路車最大。這樣，訊號線差異應小於此值。
10
問：高速蛇形線，適合什麼情況？有什麼缺點嗎？例如，在差分行走線的情況下，兩組訊號必須垂直。
a：沙文型陣容，根據應用程式的不同，扮演不同的角色。
蛇形線出現在計算機板上時，主要起到濾波電感和阻抗匹配的作用，提高電路的抗干擾能力。計算機主機板上的蛇形線路主要用於PCI-Clk、AGPCIK、IDE、DIMM等訊號線。
在普通PCB主機板上，除了濾波電感外，還可以用作無線電天線的電感線圈等。例如，在2。4G的對講機中用作電感。
有些訊號佈線長度需要嚴格的長度。高速數字PCB板的等線長度是為了使每個訊號的延遲差異保持在一定範圍內。這是為了確保系統在同一個週期內讀取的資料的有效性（如果延遲差異超過一個時鐘週期，則會錯誤地讀取下一個週期的資料）。為了消除延遲帶來的隱患，例如英特爾中樞體系結構中的中樞連結（使用13個、233MHz頻率），長度必須嚴格相同。佈線是唯一的解決方案。一般來說，延遲差不超過1/4時鐘週期，單位長度的線延遲差也是固定的。延遲與線寬、線長、銅厚、板結構有關，但如果線過長，分佈電容和分佈電感會增加，訊號質量會下降。因此，時鐘IC針腳通常相互連線，但蛇形的線沒有電感作用。相反，電感會在訊號的上升邊緣相互移動諧波，從而加劇訊號質量，因此蛇紋石間隔必須是線寬的兩倍以上。（威廉莎士比亞、哈姆雷特、電感、電感、電感、電感、電感）訊號的上升時間越小，越容易受到分佈容量和分佈電感的影響。蛇形線在特定特殊電路中充當分佈引數的LC濾波器。
11
問：在設計PCB時，如何考慮電磁相容性EMC/EMI？具體需要考慮的事項是什麼？應該採取什麼措施？
答：EMI/EMC設計從一開始就要考慮部件位置、PCB堆疊放置、重要的線上移動方法、部件選擇等。
例如，時鐘生成器的位置可確保儘量不接近外部聯結器。高速訊號儘可能地走內層，透過匹配特性阻抗和參考層的連續性來減少反射，透過最小化零件推送的訊號的斜率（slew rate）來減少高頻成分，在選擇耦合（decoupling/bypass）電容器時檢查頻率響應是否符合要求，從而降低電源層噪聲。
此外，高頻訊號電流的返回路徑使電路面積最小化（即電路阻抗loop impedance儘可能小），從而減少輻射。還可以分割地層，控制高頻噪聲的範圍。
最後，適當地選擇PCB和外殼的“連線點”（chassis ground）。
12
問：射頻寬頻電路PCB的傳輸線設計需要注意什麼？傳輸線的地工如何設定合適，阻抗匹配應該自行設計還是與PCB加工企業合作？
答：這個問題需要考慮很多因素。例如，PCB材料的各種引數、根據這些引數最後設定的傳輸線模型、裝置的引數等。阻抗匹配一般要根據製造商提供的資料設計。
13
問：類比電路和數位電路共存時，例如一半是FPGA或微控制器數位電路部分，另一半是DAC和相關放大器的類比電路部分。不同電壓值的電源更多。遇到了數字模擬兩個電路都使用的電壓值的電源。我可以使用通用電源嗎？佈線和磁珠放置有哪些技術？
a：一般不建議這樣使用。這樣使用複雜，除錯困難。
14
問：在進行高速多層PCB設計時，電阻容量等部件的封裝選擇的主要依據是什麼？你能舉幾個常用的包嗎？
A：0402經常用在手機上。0603是常用的一般高速訊號模組。包裝越小，寄生引數越小，當然，不同製造商的相同包裝在高頻效能上有很大差異。建議在重要位置使用高頻專用部件。
15
問：一般設計中，雙板是先走訊號線，還是先走地線？
a：這需要綜合考慮。如果首先考慮佈局，請考慮走直線。
16
問：進行高速多層PCB設計時，最需要注意的問題是什麼？你能制定詳細說明問題的解決方案嗎？答：最需要注意的是訊號線、電源線、地面、控制線如何劃分為各層的設計。
一般原則是模擬訊號和模擬訊號地至少要保證一層。建議電源也使用單獨的層。
17
問：具體什麼時候使用兩層板、四層板、六層板？技術上是否有嚴格的限制（刪除卷的原因）？基於CPU的頻率還是與外部部件資料互動的頻率？
答：使用多層板，首先可以提供完整的地平面，提供更多的訊號層，便於行走。
CPU要控制外部儲存裝置的應用，必須考慮互動頻率，頻率高必須保證整個地平面，訊號線最好保持相同的長度。
18
問：如何分析PCB佈線對模擬訊號傳輸的影響，如何區分訊號傳輸過程中引入的噪音是佈線引起的還是運算放大器引起的？
a：很難區分。只有透過PCB電纜，才能避免電纜連線產生額外噪音。
19
問：對於高速多層PCB，請舉例說明電源線、地線和訊號線的線寬設定有多合適，一般設定是什麼？例如，工作頻率為300Mhz時如何設定？
A：300MHz訊號需要透過阻抗模擬計算線寬和線與地之間的距離。電源線應根據電流的大小確定線寬，混合訊號PCB時，一般不使用“線”，而是使用整個平面，以最大限度地減少電路電阻，在訊號線下有一個完整的平面。
20
問：為了獲得最佳冷卻效果，需要什麼佈局？
答：PCB的熱量來源有三個主要方面：電子元件的發熱。多氯聯苯本身的發熱；來自其他部分的熱量。
在這三種熱源中，元件的熱值最大，主要熱源，其次是PCB板產生的熱量，外部傳入的熱量取決於系統的整體熱量設計，因此暫時不考慮。
然後，散熱設計的目的是透過適當的措施和方法降低元件的溫度和PCB板的溫度，使系統能夠在適當的溫度下正常工作。主要是透過減少發熱、加速發熱來實現的。
瓜分6666元現金紅包！領取8%+理財券，每日限額3000份！
