不想錯過我的推送，記得右上角-檢視公眾號-設為星標，摘下星星送給我
6、When does the CMOS gate have the largest power consumption?
( )
A the output is 0
B the output is turning
C the output is 1
D the output is high impedance state
解析
：
本題目主要考察了CMOS功耗問題
首先翻譯一下題目，題幹解釋為“什麼時候CMOS門的功耗最大？”A選項是輸出為，B選項是輸出翻轉，C選項是輸出為1，D選項是輸出為高阻態。
當CMOS輸出分別為和1時，沒有電荷轉移，因此靜態電流和功耗幾乎為。選項B中當輸出從轉變為1時，由於輸入電壓波形並不是理想的階躍輸入訊號，有一定的上升時間和下降時間，在輸入波形上升下降的過程中，在某個電壓輸入範圍內，NMOS和PMOS管都導通，這時就會出現電源到地的直流導通電流，會導致產生一個窄的從VDD到VSS的電流脈衝，這就是開關過程中的短路功耗。下圖中也可以看出短路電流達到了峰值，功耗最大。
選項D是指輸出為高阻態時的CMOS功耗大小，一般很少考慮CMOS的輸出為高阻態情況下的功耗，預設高阻態情況下的功耗忽略不計。
7
、
話音訊率一般為300~3400Hz，若對齊取樣且訊號不失真，其最小取樣頻率為
( )
A 600Hz B 6200Hz
C 6800Hz D 7400Hz
解析：
本題目主要考察了奈奎斯特取樣定理
8
、
Which of the following statement can be synthesized?( )
A fork join
B force statement
C initial process block
D generate structure
解析：
本題目主要考察了Verilog語句中可綜合和不可綜合的知識點
題幹翻譯為“下列哪個語句可以綜合？”A選項是fork join，B選項是force宣告，C選項是initial過程塊，D選項是generate結構。
fork join、force、initial是不可綜合語句，常用於Testbench中產生測試激勵，在Testbench中中通常用fork join描述硬體的並行性，用force實現對暫存器和線網強制賦值，用initial實現初始化資料（在“求職‘筆試經’第十五彈：FPGA設計中復位用法（華為硬體邏輯崗）”第40題中有對initial更詳細的解釋）。generate是IEEE-Verilog-2001中包含的可綜合語句，往往和for一起使用，實現邏輯複製。因此答案選D。
9
、
AMBA匯流排，AHB中HSIZE為
( )
代表當前傳輸為1word。
A 0 B 2
C 1 D 3
解析
：
本題主要考察了AHB匯流排中地址和資料的對應關係
AHB匯流排的地址位寬和資料位寬一般都是32bit，一個位元組佔用一個地址空間，但當一個32bit的資料寫入一個儲存器中或者從一個儲存器中讀取，32bit資料幾個時鐘能夠傳輸完成，這和HSIZE訊號有關，這個訊號表示一個時鐘週期傳輸的資料的位寬，當HSIZE［2：0］=3‘b000，一個時鐘週期完成一個8bit資料傳輸，每個時鐘，地址遞增一個，所以HDATA［31：0］需要4個時鐘週期完成傳輸，如果HSIZE［2：0］=3’b001，一個時鐘週期完成16bit資料傳輸，所以HDATA［31：0］對應2個時鐘週期，以此類推。如下圖所示：
因此答案選B。
10
、
JTAG硬體結構一般需要4或5個埠，請問下面哪一個不是必須的？
(
)
A TRST B TCLK
C TMS D TDO
解析：
本題目主要考察了對JTAG介面的瞭解
邊界掃描測試技術以其特有的“虛擬探針”功能，為解決高密度系統整合元件的測試課題提供了強有力的手段。因其所需要提供的額外可測性成本低、方便、高效等特點而成功應用於晶片設計和電路設計中，提高了軍事電子裝備系統整合元件的可測性和維護性。該技術以IEEE 1149。X系列標準的頒佈為標誌，得到了廣泛應用並快速發展成為主流測試技術。從1990年的IEEE 1149。1標準（也稱JTAG標準）頒佈至今，已經陸續頒佈了IEEE 1149。4、IEEE 1149。5、IEEE 1149。6、IEEE 1149。7等系列標準。應用最為廣泛的IEEE 1149。1相繼釋出了IEEE Std 1149。1-1990、IEEE Std 1149。1-2001、IEEE Std 1149。1-2013版標準。
JTAG（Joint Test Action Group，聯合測試工作組）是一種國際標準測試協議（IEEE 1149。1相容），主要用於晶片內部測試。現在多數的高階器件都支援JTAG協議，如DSP、FPGA器件等。晶片內部的邊界掃描電路硬體結構如下所示：
包括：測試訪問埠（Test Access Port， TAP）、TAP控制器（TAP Controller）、指令暫存器（Instruction Register， IR）、資料暫存器（（Data Register， DR）。其中測試訪問埠（Test Access Port， TAP）又包括：測試時鐘（TCK）、測試模式選擇（TMS）、測試資料輸入（TDI）、測試資料輸出（TDO）、測試復位（TRST），而測試復位（TRST）訊號介面在IEEE Std 1149。1標準裡並不是強制要求的，因為透過TMS也可以進行復位。因此答案選A。
11
、
關於DFT（design for test）的描述，錯誤的是哪一項？
( )
A DFT的主要目的是發現晶片在生產過程中出現的缺陷
B DFT測試不能覆蓋電路的時序問題
C DFT主要包含SCAN，LBIST和MBIST
D DFT測試過程通常會消耗大量的動態功耗
解析：
本題目主要考察了DFT（可測性設計）知識點
DFT的目的是為了檢查製造缺陷，降低測試成本，提高產品質量。在晶片設計工程中，透過加入各種可測性邏輯，使晶片變得容易測試，找到存在製造缺陷的晶片，主要是為了找出在生產製作中引入的製造缺陷（短路、斷路等），選項A正確。
DFT 的At-speed Test採用晶片PLL的高速時鐘對暫存器的setup和hold進行測試，因此DFT能夠覆蓋電路時序問題，選項B錯誤。
DFT測試主要包含邊界掃描測試（SCAN）、內建自測試（BIST）、掃描測試（ATPG）三種，其中BIST又分有LBIST和MBIST，分別針對邏輯電路內建自測試和儲存器內建自測試，選項C正確。
影響DFT測試的動態功耗有兩種：峰值功率和平均功率。峰值功率，也稱為“瞬時功率”，反映了器件中節點開關的活動水平，從一個邏輯狀態切換到另一個狀態的節點數量越多，峰值功率就越大，DFT裡涉及大量MUX選擇開關，因此選項D正確。
END
☞大華FPGA崗位
☞大疆FPGA邏輯崗
☞華為硬體邏輯崗
☞紫光展銳IC崗
☞硬體崗位解析
