羅納德·羅勒（Ronald A。 Rohrer）被公認為電路模擬、邏輯綜合和延遲計算的早期開發者，並因推動EDA工具進入更廣泛的行業應用而受到讚譽。1989年，羅納德·羅勒因為對“電路模擬做出了貢獻，使深亞微米IC設計成為可能”而入選美國國家工程院；1993年因為“將電氣工程實踐帶入課堂並將學術研究與工業需求相結合的創新”獲得IEEE教育獎章；2002年獲得由EDA聯盟頒發的Phil Kaufman獎。
羅納德·羅勒（Ronald A。 Rohrer）出生於1939年8月19日，1960年和在麻省理工（MIT）獲得學士學位，1961年和1963年在加州大學伯克利分校（UCB）分別獲得碩士學位和博士學位；是IEEE終身會員。
一、電路模擬
羅納德·羅勒被認為是1960年代設計最佳化方面的傑出研究人員之一，他很早就意識到電路模擬對晶片設計在尺寸減小和複雜性方面的進步至關重要。他在快捷半導體（Fairchild Semiconductor）工作期間（1968-1970年），主持研發出了早期的類比電路模擬工具FairCirc simulator。
1960年代，大多數模擬工具都是由晶片製造商或軍方使用者內部開發的，因此包括對輻射效應模擬的支援。羅納德·羅勒教授一直想開發一款不包括輻射模擬的模擬模擬器，以讓更廣泛的民用產品受益。
1969年，羅納德·羅勒離開快捷半導體，回到加州大學伯克利分校擔任教授，引入了一系列電路模擬課程，在給Laurence W。 Nagel（UCBerkeley，1969年學士、1970年碩士、1975年博士）、Bob Berry、Shi-Ping Fan、Frank Jenkins、Jesse Pipkin、Steve Ratner和Lynn Weber等七個研究生上“電路綜合”課時，要求學生們一起寫一個電路模擬程式，該七名學生基於FairCirc simulator完成了名為CANCER（ComputerAnalysis of Nonlinear Circuits， Excluding Radiation不包括輻射的非線性電路計算機分析）的軟體編寫。1971年秋，CANCER更名為SPICE（
S
imulation
P
rogram with
I
ntegrated
C
ircuits
E
mphasis），併發送給友好使用者（friendly users）；1973年4月12日，Donald O。 Peterson教授在第十六屆中西部電路研討會（Sixteenth Midwest Symposium on Circuit Theory）上介紹SPICE論文，SPICE才開始讓全世界認識。SPICE工具，現在被認為是晶片設計模擬的行業標準。
目前主流的商用SPICE包括Synopsys HSPICE & FineSim SPICE、Cadence Spectre& APS、Mentor ELDO& AFS、Silvaco Smart-Spice，國產廠商華大九天（Empyrean）的ALPS、概倫電子（ProPlus）的NanoSpice&NanoSpice Giga具有一定競爭力。
二、
邏輯綜合
邏輯綜合的概念可以追溯到1970年代早期，IBM的邏輯綜合系統（Logic Synthesis System，LSS）基於規則轉換。在設計中尋找模式，規則將對設計的那部分執行轉換並最佳化。Trimeter進行了商業應用。
另一個早期的邏輯綜合系統是麻省理工學院（MIT）開發的MacPitts。MacPitts則基於演算法轉換，有兩個部分，第一個是獨立於技術的步驟，將更高級別的概念轉換為布林邏輯，然後是第二個技術對映階段，其中選擇門或其他庫元素。MacPitts將系統描述作為輸入，並生成完全定製的nMOS佈局作為輸出。最初由MetaLogic商業化，但未能取得任何成功。麻省理工學院還將該技術授權給GTE實驗室，這成為SILC矽編譯器（silicon compiler）的基礎。
1982年，在通用電器（GE）工作期間，羅納德·羅勒和Aart de Geus（Synopsys創始人）啟動了邏輯綜合（logical synthesis）工作，開發了Socrates（
S
ynthesis and
O
ptimization of
C
ombinatorial logic using
R
ule-based
A
nd
T
echnology independent
E
xpert
S
ystem）邏輯綜合最佳化工具，基於規則和技術獨立專用系統用於前端和後端的邏輯綜合最佳化。Socrates將IBM的規則轉換和麻省理工學院的演算法轉換完美結合。
1986年成立的Synopsys基於Socrates進而發展成負有盛名的Design Compiler。從那時起，Synopsys一直主導著邏輯綜合市場，
由於早期的半導體工藝尺寸較大，連線延時佔比小，無需考慮物理位置資訊，最初的Design Compiler完成的是純粹的邏輯綜合。
隨著工藝技術越來越先進，工藝特徵尺寸越來越小，連線的延時難以忽略，同時需要較為精準的計算，而該延時與電路中各單元的物理位置密切相關，因而Synopsys推出了考慮物理資訊並可生成物理指導的新版Design Compiler Graphical綜合工具，它不僅可以更精準地估算連線延時，還可以預測佈線擁堵情況並進行相應最佳化。
Synopsys的最新版Design Compiler，即Design Compiler NXT，可提供基於雲計算的分散式綜合（synthesis）技術，相比以往版本顯著加快了執行速度。並且透過平臺化的通用庫以及與佈局佈線工具IC Compiler II校準的RC寄生引數提取，實現在5nm以及更先進工藝節點下極為緊密的相關一致性。
三、延遲計算
1989年，在卡內基梅隆大學（Carnegie Mellon University，CMU）期間，羅納德·羅勒博士和拉里·菲樂吉（Larry Pileggi）引入了漸近波形評估（
A
symptotic
W
aveform
E
valuation，AWE）演算法，該演算法能夠對包含大量寄生元件的IC進行高效的時序模擬，為用於IC高效延遲計算的全行業互連減少技術奠定了基礎，得以解決了互連線模擬的問題。
1992年羅納德·羅勒博士創辦了Performance Signal Integrity， Inc。（PSI），將AWE商業化；1994年PSI併入Integrated Silicon Systems， Inc。（ISSI）；1995年ISSI併入Avant！ Corporation；2002年Avant！併入Synopsys。
後記
羅納德·羅勒博士在其近60年的職業生涯中，曾為Calma、Synopsys、Cadence、Mentor和Avanti、Lambda、Magma、Neolinear等EDA玩家提供建議或工作，為EDA的發展作出了巨大貢獻；並在2019年創辦Alto Technologies， Inc。擔任董事會主席。
